最初のページ 戻る 次へ 最後のページ

D-FFのHDL記述

74LS74の動作をVerilog HDLで記述してみよう

module dff(clk, clr,pr, d, q);

input clk, clr, pr, d;

output q;

reg q;

 ・

 ・

 ・

endmodule

入力はクロック、クリア、プリセット、D

出力はQ

FFは出力Qを記憶する