最初のページ
戻る
次へ
最後のページ
図
デコーダ (HELPデコーダ)
Ya・・Yg
A
B
A
B
LED
0
0
0
1
1
0
1
1
Verilog HDL的には
配列にしたほうがよい
A,B → din[1:0]
Ya,…,Yg → dout[7:0]