最初のページ 戻る 次へ 最後のページ

Verilog HDLの基本

Verilog HDLの文法(ダイジェスト版)

module

end module

基本はmodule