最初のページ 戻る 次へ 最後のページ

always @(イベント式) begin 〜 end

always @(negedge clr or negedge clk ) begin

 if (!clr) begin

 end else begin

 end

end

endmodule

clr=0のとき

clkより優先して出力q=0

clr=1のとき

clkに同期して出力qが変化