module fa(a,b,ci,s,co);
input a,b,ci;
output s,co;
assign co=a&b | b&ci | ci&a ;
assign s=a^b^ci;
endmodule
[基本]
assign文で記述する
加法標準形(乗法標準形)
+ 論理圧縮(簡単化)
これでどのような論理回路も記述できる
「論理回路(3SJ)」的発想