最初のページ 戻る 次へ 最後のページ

課題

項目

回路記述

テストベンチ

シミュレーション

閲覧ページ

基本論理ゲート

01.v

testbench01.v

01.png

01.html

全加算器

02.v

testbench02.v

02.png

02.html

デマルチプレクサ

03.v

testbench03.v

03.png

03.html

マルチプレクサ

04.v

testbench04.v

04.png

04.html

プライオリティエンコーダ

05.v

testbench05.v

05.png

05.html

デコーダ

06.v

testbench06.v

06.png

06.html

これらのファイルは~/HDL以下に、指定したファイル名で作成する。

これ以外の場所に保存したり、他のファイル名で保存した場合、本実験は未提出とみなす。