最初のページ 戻る 次へ 最後のページ

Verilog HDLで書いてみよう

module comparator(a,b,y);

input a,b;

output [2:0] y;

endmodule

assign y[0]=~a & b ;

assign y[1]= a ~^ b ;

assign y[2]= a & ~b ;

これがなにか

すぐにわかるか?