最初のページ
戻る
次へ
最後のページ
図
この後に行うこと
Verilog HLDで記述した論理回路
この変換を「
論理合成
」という
ネットリスト
ネットリストをCPLDへ
「
ダウンロード
(書き込み)」
論理回路完成
論理回路図を表す言語で記述
論理回路図として出力することもできる