`timescale 1us/1us
module testbench00;
reg x,y;
wire z;
gate00 g00(x,y,z);
initial begin
x=1'b0; y=1'b0;
#100 y=1'b1;
…
#100 $finish;
end
endmodule
gate01モジュールを
インスタンス化
インスタンス名はg01
仮引数a,b,cに
x,y,zを対応させる
(データフローを記述)
gate01モジュール
「gate01オブジェクト」
みたいなもの