最初のページ 戻る 次へ 最後のページ

Verilog HDLの基本(p24 図1.3)

module モジュール名(ポートリスト);

 パラメータ宣言

ポート宣言

 モジュール内信号定義

 function宣言

 モジュール構成要素

 ・assign文

 ・function

 ・always文

 ・generate

 ・task

 ・initial文

 ・下位モジュール接続

endmodule

moduleではじまり

endmoduleで終わる