練習問題

• 全加算器FAについて、回路記述とテストベンチをVerilog HDLで記述しなさい

<CHECK POINT (3SJ論理回路)>

• 全加算器とはなにをするものか?
• 全加算器の入出力を理解しているか?
• 真理値表を記述できる?
• 基本論理ゲートで全加算器を構成できるか?
• 基本論理ゲート:AND,OR,NOT,XOR,NAND,NOR