最初のページ
戻る
次へ
最後のページ
図
命令セットを実現するには?
CPUをステートマシンとして動作させる
ステートごとの処理を記述する
ステートごとにレジスタ等の値を保持する
(順序回路+組合せ論理回路)
レジスタ値が変化したとき、メモリへのアクセスは速やかに応答する(組合せ論理回路)
メモリへのアクセス(アドレシングモード)はセレクタで制御する
以上のことを前提にVerilog HDLで記述する