always @(negedge clr or negedge clk ) begin
if (!clr) begin
end else begin
end
endmodule
clr=0のとき
clkより優先して出力q=0
clr=1のとき
clkに同期して出力qが変化