ir[18]
ir[15:8]
ALU
dataReg
DM[255:0]
+
1x
00
1
0
ir[19:18]
ix
8'h00
01
acc
dRA
mpx2
alub
mpx1
mpx1
out
mux2to1_8bit mpx1( .sel(ir[18]), .d0(8'h00), .d1(ix), .y(mpx1out));
adder8 dataAddress1( .a(mpx1out), .b(ir[15:8]), .c(dmy), .s(dRA));
mux4to1_8bit mpx2( .sel(ir[19:18]),
.d00(ir[15:8]), .d01(acc), .d10(dataReg), .d11(dataReg), .y(alub));
以前作成した
マルチプレクサと加算器を使う
DMからの読み出し
daraRegの更新
はIDで行う
ID前に
値を確定
宣言が必要
reg […] dataReg;
wire [...] mpx1out,mpx2out,dRA ;