最初のページ 戻る 次へ 最後のページ

図6.17 加減算器(p97)

加算器と減算器を1つの論理回路にまとめる

CPU内部で演算装置ALUとして使う

加減算器

入力

X(Xn,...,X0)

Y(Yn,...,Y0)

制御信号

SUB

出力

Cn+1

S(Sn,...,S0)

制御信号SUB

入力X

入力Y

出力Cn+1, S

0

X(Xn,...,X0)

Y(Yn,...,Y0)

X+Y

1

X(Xn,...,X0)

Y(Yn,...,Y0)

X-Y

(ALU:Arithmetic Logical Unit)